Dr. Ramón Parra Michel

Print This Page

Tesis de Maestría (Español)

Los siguientes trabajos contienen resúmenes de las tesis de maestría correspondientes al área de diseño e implementación de Algoritmos de comunicaciones en Hardware Digital.

Tesis de Isaac Arriaga Moreno (Grado en Diciembre del 2007). Esta tesis contempla la implementación en punto fijo de un sincronizador de símbolo.

Tesis de C. Rogelio Sánchez  Ortiz (Grado  en Marzo del 2008). Esta tesis desarrolla un diseño de un interleaver para múltiples estándares, con resultados de implementación en dispositivos programables y desempeño en ASIC.

Tesis de Ivan Loyola  (Grado programado para Abril del 2009). En esta tesis se desarrolla un emulador de canal para sistemas de radiocomunicaciones, implementado en Verilog.

Tesis de Valentín Nájera (Grado programado para Junio del 2009). En esta tesis se desarrolla un sistema de comunicaciones sobre un DSP, con estimación de canal basado en entrenamiento implícito.

Tesis de Anabel Morales Cortés (Grado programado para Mayo del 2009). En esta tesis se desarrolla e implementa un turbodecodificador de canal para el estándar celular 3GPP.

Tesis de Omar R. Ávila López (Grado programado para Mayo del 2008). En esta tesis se desarrolla a nivel de FPGA y ASIC, la sección en banda base de un TAG de RFID.

Tesis de Brisa Baltazar Garibaldi. (Grado programado para Diciembre del 2009). En este trabajo se desarrolla la sección completa de banda base del front-End Digital de un receptor GPS. 

Tesis de Blanca Isabel Gea Martínez (Grado programado para Diciembre del 2009). En este trabajo se desarrolla la sección de interpretación de datos y navegación de un sistema GPS  

 


Página anterior: Tesis Dirigidas
Página siguiente: Tesis de doctorado